近期半導體競爭的討論，常將美中科技角力簡化為製程節點的競賽：誰能率先推進到更先進的節點，誰就佔據優勢。然而，DSET 報告書認為，當摩爾定律趨近物理極限，真正的競爭主軸正從「電晶體微縮」轉向「系統級整合」；而先進封裝，正是這場典範轉移的核心。
DSET 報告書主張，美國出口管制體系長期依循「節點中心主義」邏輯，聚焦先進製程設備，尤其是極紫外光微影（EUV）設備、電子設計自動化（EDA）工具與高階人工智慧（AI）晶片性能門檻。這套管制體系確實限制中國取得最先進半導體技術的能力，但也形成結構性盲點：當中國無法在單一晶片追上最前沿製程時，仍可透過先進封裝整合多個其製程能力內最佳可得的國產裸晶，在系統層級達到「足夠好」的性能表現，藉由系統級效能彌補製程節點上的落差，華為昇騰（Ascend）系列即為代表例證。
本報告從技術路徑、產業政策、能力驗證到供應鏈關鍵節點，完整拆解中國如何將先進封裝，轉化為可部署的 AI 算力，並評估現行出口管制的漏洞。本報告發現，中國的封裝突圍既有實質進展，亦受到難以快速跨越的工程天花板限制。中國並非單純追求在每一層技術上與美國及其盟友正面競爭，而是試圖利用成熟製程、委外封裝測試代工（OSAT）產能、載板、印刷電路板（PCB）、扇出型面板級封裝，以及國內市場需求等產業基礎，組裝出足以支撐國內 AI 訓練與推論的「足夠好」算力能力。
為有效因應中國的競逐，美國及其盟友與夥伴必須超越「前沿晶片與前沿模型」的單點思維，將經濟安全戰略深入到決定 AI 能力如何被開發、部署與規模化應用的底層產業基礎。本報告主張，出口管制必須從「以晶片為單位」延伸至「先進封裝供應鏈」，並在材料、設備與製程技術、成品與反規避執法四個層級補上缺口，才能維持其有效性。
1. 典範轉移：從電晶體微縮到系統級整合
先進封裝透過多顆小晶片堆疊與互連，在不推進製程節點的前提下，提升積體電路的效能、能源效率與互連密度。其物理原理在於，晶片間距越短，訊號延遲即越低、阻抗損耗越小、熱堆積越少。這項變革重塑半導體價值鏈，使後段封裝躍升為決定 AI 算力競爭的核心戰略技術。
2. 節點中心主義的盲點：管制錯位
美國的出口管制以先進節點與晶片性能門檻為核心，DSET 經濟安保組認為這固然有其戰略必要性，卻未能充分回應中國在後段供應鏈的布局，亦忽略先進封裝與異質整合可在缺乏前沿節點的條件下，透過系統架構而非單一晶片製程，取得實質的系統級增益。換言之，當出口管制主要鎖定前段製程設備與高階 AI 晶片時，中國正在後段封裝互連與系統級整合中尋找補償路徑。
3. 三條封裝路徑與非對稱突圍：「田忌賽馬」
先進封裝依分工可分為三條路徑：路徑一為晶圓廠主導，如台積電 CoWoS、SoIC，精度最高、成本也最高；路徑二為晶圓廠—封測廠協作，涵蓋 2.5D 與扇出型封裝；路徑三則由封測廠主導，包括 FOCoS、FOPLP、高階 FC-BGA 等，成本較低、供應彈性較高。中國目前集中於路徑三，並以此為基礎向上延伸，其原因包括成本可行、管制曝險較低，以及可作為累積工程能力的跳板。
表 1：三條先進封裝路徑的技術特徵
DSET 報告指出，中國這套以小博大的邏輯，恰如戰國「田忌賽馬」典故，亦即不在每個技術領域與美國正面對標，而是以不對稱配置追求整體勝出。中國的戰略立基於兩大支柱：其一，以系統整合替代製程領先，用最佳可得的國產裸晶高密度整合，在系統層級而非晶圓層級縮小差距；其二，善用下游工業縱深，將數十年累積的封測、載板與 PCB 規模產能，重新調度以支撐更複雜的異質整合。然而，此突圍路徑並非沒有天花板，互連精度、翹曲控制與散熱管理等工程瓶頸，仍構成中國從中低階路線往高密度架構升級的物理限制。
4. 舉國體系的制度性加速
中國能將先進封裝從技術可能性轉化為可部署算力，並非僅來自企業單點突破，而是建立在國家產業政策、國家大基金、政策性金融、政府採購與國家算力基礎設施需求所構成的制度性加速之上。這套體系降低先進封裝投資的不確定性，吸收良率爬坡與長期技術迭代風險，並推動國家隊與冠軍企業形成後段生態系。中國的先進封裝路徑不只是技術選擇，也是一套由政策、資本與需求共同支撐的產業動員模式。
5. 能力驗證：華為昇騰系列
華為是少數橫跨晶片設計、系統整合與資料中心部署的中國企業，因此是檢驗此一突圍路徑的核心案例。從昇騰 910C 採雙裸晶封裝架構，到未來產品擬導入四裸晶封裝技術，雖與西方前沿晶片仍有不少差距，但多晶片整合已成為華為在製程受限下提升系統級算力的戰略方向。DSET 報告並以總體運算表現（TPP）與記憶體頻寬為兩軸，分析華為未來世代昇騰產品的性能軌跡，指出其封裝後系統級能力正挑戰現行管制門檻。
圖 1：華為昇騰 AI 加速器與出口管制門檻比較
圖 2：AI 加速器性能軌跡：華為昇騰與輝達（NVIDIA）GPU 在總體運算表現與記憶體頻寬上之比較（2025–2028）
6. 供應鏈關鍵節點與管制缺口：脆弱點與管制缺口重疊
本報告逐層拆解先進封裝供應鏈，發現中國最脆弱之處，恰是現行出口管制覆蓋最不足之處。
- 第一層｜上游材料：ABF 膜、BT 樹脂、低介電特殊玻纖布等 AI 與高效能運算（HPC） 等級之封裝材料高度集中於日本，中國尚無法完成高階量產替代，因此形成技術缺口與管制缺口重疊的優先管制節點。
- 第二層｜關鍵零組件：若上游材料未受控，僅鎖定設備並不足以防止成品能力累積，尤其是 ABF 載板。
- 第三層｜製造設備：雖然近期相關設備管制已擴大，但雷射鑽孔、研磨、自動檢測等部分後段工具仍存在管制缺口，且中國國產替代（如北方華創、普萊信智能）速度正在縮小可控窗口。
- 第四層｜先進封裝：晶圓廠級平台受較嚴格管制，但 2025 年 1 月的封測廠盡職調查規則主要針對交易而非能力，封測廠所用的設備與材料仍存在管制缺口，留下繞道空間。
- 第五層｜最終系統：AI 圖形處理器（GPU）與高頻寬記憶體（HBM）雖已受管制，但既有算力門檻難以完整捕捉中國透過小晶片整合與封裝後系統級效能進行規避的路徑。
表 2：五層供應鏈管制缺口總覽
政策建議
本報告主張，有效競爭所需的不是退出出口管制，而是策略性地改革管制、堵住漏洞，並輔以友岸外包與盟友分工。本報告透過供應鏈關鍵節點分析，提出以下建議：
- 上游材料管制：針對高度集中的供應節點，包括 ABF 膜、BT 樹脂、低介電特殊玻纖布與高階接合材料等，以技術門檻而非全面禁令設限。管制應僅針對達到或超過 AI 與 HPC 等級先進封裝規格的產品實施出口許可，以區分一般商業用途與高階 AI 封裝用途。另因供應高度集中於日本，美日法規對齊應成為優先方向。
- 設備與製程技術管制：針對混合鍵合、2.5D 與 3D 異質整合、高密度載板製造、微凸塊與細間距互連等關鍵能力，建立明確的量化技術門檻，例如矽穿孔（TSV）密度、重佈線層（RDL）線寬與間距、微凸塊間距、載板層數等，而非籠統使用「先進封裝技術」字眼。這有助於提高管制精準性、可執行性與盟友協調效率。
- 成品層級管制：將管制基準從「單一晶片規格」擴展至「封裝整合後的系統級效能」，鎖定透過小晶片架構、2.5D／3D 封裝或多晶片模組（MCM）整合而突破功能門檻的聚合產品。對高階 FC-BGA 載板、AI 與高效能運算模組、整合系統及各世代 HBM，應以實體規格與最終用途為基準設定許可門檻。
- 反規避機制：沿四個面向建構更完整的反規避架構，包括供應商揭露與盡職調查義務、異常訂單篩查機制、第三國轉運查核，以及以美日韓台為核心的高風險交易資訊共享框架。第三國轉運查核應優先針對東南亞後段製造接收地，如新加坡、馬來西亞、越南與泰國。
DSET 經濟安保組指出，長遠來看，應從片面的單邊產業政策，走向友岸外包與盟友分工，將台灣、美國、日本、韓國等民主科技盟友與夥伴的比較優勢，整合成一條既協調又具韌性的可信任供應鏈。本報告認為，「促進」與「保護」兩軌政策須並行推進，產業政策無法獨力抵銷中國的後段工業縱深優勢，因此在美國與盟友重建自身槓桿的同時，出口管制仍不可或缺。
